**UNIVERSITATEA DIN ORADEA**
**FACULTATEA DE INGINERIE ELECTRICĂ ȘI TEHNOLOGIA INFORMAȚIEI**
**PROGRAMUL DE STUDIU:**
**FORMA DE ÎNVĂȚĂMÂNT: ÎNVĂȚĂMÂNT CU FRECVENȚĂ**

# Proiect Electronică Digitală II

COORDONATOR
Ș. L. FIZ. DR. URSU MIRCEA PETRU

STUDENȚI
DELIMAN GEORGE – FABIAN
STANA DENIS – CRISTIAN
ȚÎGULEA ION

ORADEA
2026

**UNIVERSITATEA DIN ORADEA**
**FACULTATEA DE INGINERIE ELECTRICĂ ȘI TEHNOLOGIA INFORMAȚIEI**
**PROGRAMUL DE STUDIU:**
**FORMA DE ÎNVĂȚĂMÂNT: ÎNVĂȚĂMÂNT CU FRECVENȚĂ**

# PROIECTAREA UNUI CIRCUIT SECVENȚIAL CU BISTABILE SI PORȚI

COORDONATOR
Ș. L. FIZ. DR. URSU MIRCEA PETRU

STUDENȚI
DELIMAN GEORGE – FABIAN
STANA DENIS – CRISTIAN
ȚÎGULEA ION

ORADEA
2026

# Cuprins

Introducere ..... 5
Capitolul I. Noțiuni teoretice ..... 7
1.1.Circuite secvențiale si automate finite ..... 7
1.2.Porți logice fundamentale ..... 7
1.3.Bistabilul de tip JK ..... 8
Capitolul II. Sinteza logică a circuitului ..... 9
2.1.Analiza organigramei și alegerea codificării stărilor ..... 9
2.2.Minimizarea funcțiilor de comandă cu matrici Karnaugh ..... 11
2.2.1.Sinteza comenzilor pentru Bistabilul 1 ($X_1$): ..... 11
2.2.2.Sinteza comenzilor pentru Bistabilul 2 ($X_2$): ..... 11
2.2.3.Sinteza comenzilor pentru Bistabilul 3 ($X_3$): ..... 11
2.2.4.Sinteza logicii de ieșire ($c_1$ și $c_2$): ..... 12
Capitolul III. Implementarea hardware și simularea circuitului ..... 13
3.1.Descrierea schemei logice generale ..... 13
3.2.Arhitectura bazată pe magistrale ..... 13
3.3.Implementarea funcțiilor de tranziție ..... 13
3.3.1.Controlul bistabilului JK1 ..... 15
3.3.2.Controlul bistabilului JK2 ..... 15
3.3.3.Controlul bistabilului JK3 ..... 15
3.3.4.Considerații privind propagarea semnalului ..... 16
3.4.Implementarea logicii de ieșire și vizualizarea datelor ..... 16
Capitolul IV. Testare și validare ..... 17
4.1.Metodologia de testare și inițializarea sistemului ..... 17
4.2.Validarea ciclului principal de funcţionare ..... 17
4.3.Testarea ramificațiilor decizionale ..... 18
Capitolul V. Concluzii ..... 20
5.1.Realizarea obiectivelor proiectului ..... 20
5.2.Evaluarea soluțiilor tehnice adoptate ..... 20
5.3.Experiența în echipă ..... 20
Bibliografie ..... 21

# Introducere

Punctul de plecare al acestei lucrări îl constituie proiectarea unui circuit digital automat, având la bază cerințele specifice din **Tema nr. 8**. Obiectivul principal este realizarea unui sistem electronic capabil să controleze un proces industrial sau logic descris de o organigramă precisă de stări.

Sistemul propus trebuie să navigheze printr-un număr de **7 stări distincte** (notate de la $S_1$ la $S_7$). Tranzițiile dintre aceste stări sunt dictate strict de condițiile impuse de **3 semnale de intrare externe** (notate cu A, B și C). De asemenea, pe parcursul funcționării, automatul generează **două semnale de ieșire** ($c_1$ și $c_2$).

Pentru a traduce acest model abstract (organigrama) într-un model fizic funcțional, s-a optat pentru implementarea unui **circuit secvențial sincron cu bistabile și porți**. Spre deosebire de circuitele pur combinaționale, acest tip de arhitectură este dotat cu o "memorie" internă, capabilă să rețină starea curentă a sistemului, actualizând-o doar la primirea unui impuls extern (CLOCK).

Abordarea tehnică s-a concentrat pe următoarele direcții de proiectare:

- **Sincronizarea:** Întregul circuit este coordonat de un semnal unic de Ceas (CLOCK). Astfel, trecerea de la o stare la alta se face controlat, evitându-se erorile de tip hazard. S-a implementat și un semnal asincron de RESET pentru inițializarea sistemului în starea de repaus ($S_1$).

- **Memoria sistemului:** Pentru a codifica cele 7 stări necesare, au fost utilizate **3 bistabile independente de tip JK**. Aceste componente au fost alese datorită versatilității lor și a capacității de basculare, ceea ce a permis o minimizare mult mai eficientă a rețelei logice de comandă în comparație cu alte tipuri de bistabile.

- **Logica combinațională:** Controlul efectiv al tranzițiilor (intrările J și K ale fiecărui bistabil) și generarea ieșirilor ($c_1$ și $c_1$) au fost realizate printr-o rețea de porți logice elementare (ȘI, SAU). Ecuațiile care stau la baza acestor porți au fost obținute prin analiză matematică și simplificate utilizând matrici Karnaugh, garantând astfel o schemă hardware optimizată.

Pentru a atinge scopul final de proiectare și validare a circuitului, prezenta lucrare urmărește atingerea următoarelor obiective specifice:

1. **Analiza logică a procesului:** Extragerea tabelului de tranziții pe baza organigramei impuse și codificarea adecvată a stărilor.
2. **Sinteza funcțiilor de comandă:** Determinarea și minimizarea analitică a ecuațiilor logice pentru comenzile bistabilelor JK și pentru ieșirile sistemului.
3. **Simularea și validarea funcționării:** Testarea circuitului proiectat pe platforma circuitverse.org pentru a demonstra corespondența perfectă dintre comportamentul obținut și cel cerut de tema inițială.





Fig. 1. Organigrama circuitului digital automat

# Capitolul I. Noțiuni teoretice

## 1.1.Circuite secvențiale si automate finite

În electronica digitală, circuitele logice se împart în două mari categorii: combinaționale și secvențiale. Spre deosebire de circuitele combinaționale, unde ieșirile depind exclusiv de combinația curentă a intrărilor, **circuitele secvențiale** includ elemente de memorie. Astfel, ieșirea unui circuit secvențial depinde atât de intrările prezente, cât și de starea anterioară.

Din punct de vedere matematic și structural, aceste sisteme sunt modelate sub forma **Automatelor Finite.** În circuitul prezentat in Fig. 1, funcțiile de ieșire depind exclusiv de starea internă curentă a sistemului, fiind independente de tranzițiile imediate ale intrărilor. Acest lucru ofera o stabilitate sporită semnalelor de ieșire (în cazul nostru, comenzile $c_1$ și $c_2$).

Sincronizarea este un alt aspect crucial. Sistemul proiectat este un **circuit secvențial sincron**, ceea ce înseamnă că toate elementele de memorie își schimbă starea simultan, doar la apariția unui front activ (crescător sau descrescător) al unui semnal global de ceas (CLOCK).

## 1.2.Porți logice fundamentale

**Poarta ȘI (AND):** Realizează produsul logic. Ieșirea este activă (1 logic) doar atunci când toate intrările sunt active simultan. Ecuația generală este Y = A * B. În cadrul circuitului, porțile AND sunt folosite pentru a "condiționa" tranzițiile de prezența unor anumite semnale de intrare și stări curente.

**Poarta SAU (OR):** Realizează suma logică. Ieșirea este activă dacă cel puțin o intrare este activă. Ecuația generală este Y = A + B. Aceste porți sunt esențiale pentru însumarea condițiilor multiple care pot duce la aceeași acțiune (de exemplu, activarea ieșirilor $c_1$ sau $c_2$ din mai multe stări diferite).





Fig. 1.1. Reprezentarea porților logice AND și OR

### 1.3.Bistabilul de tip JK

Elementul central de memorare utilizat în acest proiect este **bistabilul JK**. Acesta este considerat cel mai versatil circuit basculant, eliminând neajunsul stării nedeterminate specific bistabilului RS.

Bistabilul JK prezintă două intrări de date: **J** (Set - care forțează trecerea în 1) și **K** (Reset - care forțează trecerea în 0), alături de o intrare de sincronizare (Ceas).

Cea mai importantă caracteristică a acestui bistabil are loc atunci când ambele intrări sunt active (J = 1 și K = 1). În acest scenariu, bistabilul **basculează** (își inversează starea precedentă), funcționând similar unui bistabil de tip T (Toggle). Această proprietate ajută masiv la simplificarea logicii combinaționale aflate în amonte. Pentru a deduce rețeaua logică de comandă a unui sistem bazat pe bistabile JK, se utilizează **Tabelul de excitație** (Tab. 1.1).

Tab 1.1. Tabelul de excitatie JK

| Tranzitie | J | K |
|---|---|---|
| pentru tranziția 0 la 0 | 0 | X |
| pentru tranziția 0 la 1 | 1 | X |
| pentru tranziția 1 la 0 | X | 1 |
| pentru tranziția 1 la 1 | X | 0 |





Fig. 1.2. Schema simplificată a unui bistabil JK level-triggered

# Capitolul II. Sinteza logică a circuitului

## 2.1.Analiza organigramei și alegerea codificării stărilor

Primul pas în proiectarea hardware a automatului finit impus de Tema nr. 8 constă în determinarea numărului de variabile de stare necesare și codificarea acestora. Organigrama procesului prezintă un număr de 7 stări distincte, notate de la $S_1$ la $S_7$.

Pentru a implementa fizic aceste stări folosind circuite basculante (bistabile), numărul acestora ($n$) se calculează conform inegalității $2^n \geq N$, unde $N$ este numărul de stări. Astfel, $2^3 = 8 \geq 7$. Rezultă necesitatea utilizării a **3 bistabile independente**, pe care le vom nota cu $X_1$, $X_2$ și $X_3$. Acestea vor asigura variabilele de stare ale sistemului.

O decizie critică de proiectare a fost alegerea metodei de alocare a stărilor. În locul codificării binare naturale, s-a optat pentru **codificarea Gray**. Principalul avantaj al codului Gray este că tranziția între oricare două valori succesive presupune modificarea unui singur bit de memorie. Acest aspect minimizează riscul apariției hazardului de tranziție și reduce semnificativ complexitatea rețelei combinaționale de comandă.





Fig. 2.1. Codul Gray aplicat pe organigrama circuitului

Pentru a înțelege dinamica circuitului, este necesară o analiză detaliată a modului în care semnalele de intrare (A, B, C) dictează evoluția stărilor și modul în care sunt generate semnalele de ieșire ($c_1$ și $c_2$).

Evoluția sistemului nu este liniară, este condiționată de stimuli externi, fiecare tranziție fiind declanșată de un front activ de ceas doar dacă intrarea corespunzătoare este activă:

**Activarea procesului:** Sistemul părăsește starea de repaus ($S_1$) și trece în starea activă $S_2$ doar la sesizarea semnalului **A**.

**Secvențialitatea simplă:** Trecerea din $S_2$ în $S_3$ necesită semnalul **C**, iar din $S_3$ în $S_4$ se face prin intermediul semnalului **B**.

**Ramificarea decizională:** Starea $S_4$ reprezintă un punct critic de decizie în organigramă. În funcție de stimulul primit, automatul poate urma două căi distincte:

→ Dacă se primește semnalul **A**, sistemul evoluează către $S_5$.

→ Dacă se primește semnalul **C**, sistemul este direcționat către $S_6$

**Convergența și Resetarea:** Indiferent dacă sistemul a trecut prin $S_5$ sau $S_6$, acesta va converge către starea finală $S_7$ (prin semnalul **C** din $S_5$, respectiv **A** din $S_6$). Bucla de control se închide prin revenirea în starea inițială $S_1$ la primirea semnalului **B**, pregătind automatul pentru un nou ciclu de funcționare.

Conform specificațiilor ale acestui automat, ieșirile sunt „atașate" stărilor interne, ceea ce înseamnă că imediat ce bistabilele $X_1$, $X_2$, $X_3$ adoptă codul unei anumite stări, ieșirea corespunzătoare devine activă, indiferent de starea intrărilor în acel moment.

- **Semnalul c1 (Comanda 1):** Acest semnal este activat în trei momente distincte ale ciclului de funcționare, corespunzător stărilor **$S_2$**, **$S_4$**, **$S_7$**. Din punct de vedere hardware, aceasta înseamnă că funcția logică pentru **$c_1$** va fi o sumă de mintermi care să acopere aceste trei combinații ale variabilelor de stare.
- **Semnalul c2 (Comanda 2):** Acest semnal este generat atunci când sistemul se află în stările **$S_3$**, **$S_5$**, **$S_6$**.Este important de observat că stările care generează **$c_2$** sunt intercalate cu cele care generează **$c_1$**, asigurând astfel o alternanță a comenzilor conform cerințelor procesului controlat.

Această mapare precisă între intrări, stări și ieșiri constituie fundamentul pentru construirea tabelului de adevăr și a matricilor Karnaugh, asigurând că circuitul final va replica fidel comportamentul descris în organigramă.

## 2.2.Minimizarea funcțiilor de comandă cu matrici Karnaugh

Pentru a obține o arhitectură hardware eficientă (cu un număr minim de porți logice), s-a aplicat metoda de minimizare grafică utilizând matrici Karnaugh. Au fost deduse hărțile pentru fiecare intrare de control (J și K) a celor 3 bistabile.

### 2.2.1.SINTEZA COMENZILOR PENTRU BISTABILUL 1 ($X_1$):

| $X_1$ | $X_2X_3$ = 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | $S_1$ | $S_2$ | $S_6$ | $S_7$ |
| 1 | - | $S_3$ | $S_4$ | $S_5$ |

| $X_1$ | $X_2X_3$ = 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | 0 | C | 0 | 0 |
| 1 | - | X | X | X |

$$Jx_1 = C\overline{x_2}x_3$$

| $X_1$ | $X_2X_3$ = 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | X | X | X | X |
| 1 | - | 0 | C | C |

$$Kx_1 = Cx_2$$

### 2.2.2.SINTEZA COMENZILOR PENTRU BISTABILUL 2 ($X_2$):

| $X_1$ | $X_2X_3$ = 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | 0 | 0 | B | - |
| 1 | X | X | X | X |

$$Jx_2 = Bx_1x_3$$

| $X_1$ | $X_2X_3$ = 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | X | X | X | - |
| 1 | B | 0 | 0 | 0 |

$$Kx_2 = B\overline{x_1x_3}$$

### 2.2.3.SINTEZA COMENZILOR PENTRU BISTABILUL 3 ($X_3$):

| $X_1$ | $X_2X_3$ = 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | A | 0 | 0 | - |
| 1 | X | X | X | X |

$$Jx_3 = A\overline{x_1x_2}$$

| $X_1$ | $X_2X_3$ = 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | X | X | X | - |
| 1 | 0 | A | A | 0 |

$$Kx_3 = Ax_2$$

## 2.2.4.SINTEZA LOGICII DE IEȘIRE ($C_1$ ȘI $C_2$):

| $X_1$ | $X_2X_3$ 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | 0 | 1 | 0 | 1 |
| 1 | - | 0 | 1 | 0 |

$$c_1 = \overline{X_1}\overline{X_2}X_3 + \overline{X_1}X_2\overline{X_3} + X_1X_2X_3$$

| $X_1$ | $X_2X_3$ 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 0 |
| 1 | - | 1 | 0 | 1 |

$$c_2 = \overline{X_1}X_2X_3 + X_1\overline{X_2}X_3 + X_1X_2\overline{X_3}$$

# Capitolul III. Implementarea hardware și simularea circuitului

## 3.1.Descrierea schemei logice generale

În acest capitol este prezentată transpunerea ecuațiilor booleene minimizate anterior într-o schemă electronică funcțională, realizată într-un mediu de simulare digtală (Circuitverse).

Elementele principale ale schemei sunt:

- **blocul de memorie:** format din cele trei bistabile JK (JK1, JK2, JK3)
- **rețeaua de comandă a stărilor:** porțile AND care implementează J și K
- **rețeaua de ieșire:** porțile AND și OR care generează semnalele $c_1$ și $c_2$
- **sistemul de sincronizare și inițializare:** liniile de CLOCK și RESET

## 3.2.Arhitectura bazată pe magistrale

Pentru a asigura o lizibilitate ridicată a schemei și pentru a minimiza intersectarea firelor (care ar putea duce la erori de cablare), s-a optat pentru o **structură de tip magistrală**. Din partea stângă a circuitului au fost trasate linii orizontale spre dreapta care poartă semnalele esențiale:

1. **Magistrala de intrări:** semnalele A, B și C
2. **Magistrala de stări:** pentru fiecare bistabil, au fost trase două linii: una pentru starea directă (Q) și una pentru starea negată (~Q)

Această abordare permite legarea oricărei porți logice la semnalul dorit printr-o conexiune scurtă, rezultând un design modular și ușor de depanat.

## 3.3.Implementarea funcțiilor de tranziție

Fiecare bistabil JK funcționează ca un „nod” de decizie, a cărui stare viitoare este determinată de configurația porților logice conectate la intrările sale de control. Implementarea respectă fidel ecuațiile minimizate prin metoda matricilor Karnaugh, utilizând porți de tip ȘI (AND) cu număr variabil de intrări.





Fig. 3.1. Circuitul implementat pe platforma Circuitverse

### 3.3.1.CONTROLUL BISTABILULUI JK1

Bistabilul JK1 este responsabil pentru gestionarea celui mai semnificativ bit de stare. Logica sa de comandă este direct dependentă de semnalul de intrare C, ceea ce indică faptul că tranzițiile controlate de $X_1$ au loc în fazele medii și finale ale procesului descris de organigramă.

**Intrarea $Jx_1$:** Este implementată printr-o poartă **AND cu 3 intrări**. Aceasta colectează semnalele de pe magistrala de intrare **C**, magistrala stării negate $\overline{X_2}$ și magistrala stării directe $X_3$. Această configurație asigură activarea bistabilului doar în fereastra logică specifică tranziției către starea $S_3$.

**Intrarea $Kx_1$:** Folosește o poartă **AND cu 2 intrări**, conectată la semnalul de intrare **C** și la starea directă $X_2$. Aceasta comandă „stingerea" bitului $X_1$, atunci când procesul avansează din stările $S_4$ sau $S_5$.

### 3.3.2.CONTROLUL BISTABILULUI JK2

Logica bistabilului JK2 de comandă este direct dependentă de semnalul de intrare C.

**Intrarea $Jx_2$:** Este realizată cu o poartă **AND cu 3 intrări**, preluând semnalele **B,** $X_1$ și $X_3$. Implementarea hardware este una dintre cele mai complexe structuri de decizie din circuit datorită grupărilor eficiente realizate în etapa de minimizare.

**Intrarea $Kx_2$:** La fel ca $Jx_2$, reprezintă una dintre cele mai complexe structuri de decizie din circuit, utilizând o poartă **AND cu 3 intrări**. Semnalele de control sunt preluate de pe magistrala **B** și de pe liniile stărilor negate $\overline{X_1}$ și $\overline{X_3}$. Această poartă garantează că sistemul revine în starea inițială $S_1$ (000) doar după parcurgerea completă a buclei de control.

### 3.3.3.CONTROLUL BISTABILULUI JK3

Bistabilul JK3 coordonează fazele inițiale ale automatului, fiind strâns legat de semnalul de intrare A.

**Intrarea $Jx_3$:** Folosește o poartă **AND cu 3 intrări**, conectată la linia de intrare **A** și la stările negate $\overline{X_1}$ și $\overline{X_2}$. Această poartă este responsabilă pentru saltul inițial din starea de repaus ($S_1$) în prima stare activă ($S_2$).

**Intrarea $Kx_3$:** Este implementată analog, prin cuplarea semnalului **A** cu starea directă $X_2$ printr-o poartă **AND**. Această structură simetrică reflectă echilibrul tranzițiilor dictate de intrarea A în cadrul organigramei.

### 3.3.4.CONSIDERAȚII PRIVIND PROPAGAREA SEMNALULUI

Toate porțile logice utilizate în această secțiune sunt conectate la magistralele verticale prin trasee scurte, minimizând capacitățile parazite și asigurând un timp de propagare uniform. Sincronizarea este garantată prin faptul că ieșirile acestor porți sunt eșantionate de bistabilele JK doar pe frontul activ al semnalului de ceas (CLOCK), eliminând orice stare tranzitorie nedorită care ar putea apărea în rețeaua combinațională.

## 3.4.Implementarea logicii de ieșire și vizualizarea datelor

Ieșirile $c_1$ și $c_2$ sunt implementate în partea dreaptă a schemei. Deoarece ecuațiile pentru ieșiri sunt sume de produse, hardware-ul folosește o structură pe două niveluri:

1. **AND:** calculează stările individuale în care ieșirea trebuie să fie activă
2. **OR:** însumează aceste rezultate pentru a activa semnalul final

Pentru verificarea vizuală a funcționării, la ieșirile $X_1, X_2, X_3$ (starea internă) și la ieșirile de comandă $c_1$, $c_2$ au fost conectate sonde de tip LED. Acestea permit observarea directă a modului în care automatul „sare” dintr-o stare în alta.

# Capitolul IV. Testare și validare

## 4.1.Metodologia de testare și inițializarea sistemului

Scopul acestui capitol este de a demonstra corectitudinea schemei logice implementate, verificând dacă evoluția stărilor din simulator corespunde perfect cu organigrama impusă de Tema nr. 8. Testarea s-a realizat prin parcurgerea pas cu pas a tuturor ramurilor posibile ale automatului.

Condiția de pornire a sistemului necesită o stare cunoscută. Prin urmare, primul pas al simulării a constat în acționarea semnalului global de **RESET**. Această acțiune a forțat toate cele trei bistabile JK să treacă în starea logică 0, sistemul stabilizându-se în starea de repaus **$S_1$ (cod 000)**. În această stare, ambele ieșiri de comandă, $c_1$ și $c_2$, sunt inactive, confirmând ecuațiile logice deduse anterior.





Fig. 4.1. Sistemul în starea de repaus $S_1$

## 4.2.Validarea ciclului principal de funcţionare

Pentru a verifica secvențialitatea, s-au simulat pe rând stimulii externi (intrările A, B și C) și s-a aplicat câte un impuls pe linia de CLOCK.

**Tranziția $S_1 \rightarrow S_2$:** S-a comutat intrarea A pe valoarea 1 logic (lăsând B și C pe 0). La apariția frontului de ceas, bistabilul $X_3$ a basculat, sistemul trecând în starea **$S_2$ (001)**. Instantaneu, conform logicii, s-a activat ieșirea **$c_1$**.

**Tranziția $S_2 \rightarrow S_3$:** S-a dezactivat A și s-a comutat C pe 1. La următorul impuls de ceas, sistemul a evoluat în starea **$S_3$ (101)**. Ieșirea $c_1$ s-a dezactivat, în timp ce ieșirea **$c_2$** a devenit activă.




Fig. 4.2. Sistemul în stările $S_2$ și $S_3$

### 4.3.Testarea ramificațiilor decizionale

Un punct critic în funcționarea automatului îl reprezintă starea **$S_4$ (111)**, unde sistemul trebuie să „aleagă" calea următoare în funcție de intrarea activă. S-a adus sistemul în starea $S_4$ (unde se activează din nou $c_1$) și s-au realizat două teste distincte:

**Testul ramurii 1 (Intrarea A):** Din starea $S_4$, s-a aplicat semnalul A. Sistemul a tranziționat corect către starea **$S_5$ (110)**, activând comanda $c_2$. Din $S_5$, aplicând semnalul C, sistemul a ajuns în **$S_7$ (010)**, activând comanda $c_1$.

**Testul ramurii 2 (Intrarea C):** S-a resetat și readus sistemul în starea $S_4$. De data aceasta, s-a aplicat semnalul C. Sistemul a tranziționat către starea **$S_6$ (011)**, activând comanda $c_2$. Ulterior, aplicând semnalul A, sistemul a ajuns în starea **$S_7$ (010)**.




Fig. 4.3. Sistemul în stările $S_5$ și $S_6$

Din starea finală $S_7$, aplicarea semnalului B a determinat revenirea sistemului în starea inițială $S_1$ (000), închizând astfel bucla și demonstrând funcționarea continuă, fără blocaje (deadlocks), a automatului proiectat.




Fig. 4.4. Sistemul în starea $S_7$ și revenirea în $S_1$

# Capitolul V. Concluzii

## 5.1.Realizarea obiectivelor proiectului

Prezenta lucrare a demonstrat cu succes parcursul complet de inginerie necesar transformării unei specificații teoretice (organigrama cu 7 stări - Tema nr. 8) într-un circuit electronic funcțional. Obiectivul principal a fost atins prin proiectarea riguroasă a unui **circuit secvențial sincron cu bistabile și porți.**

Toate etapele de sinteză au fost respectate: de la extragerea tabelului de tranziții, la alocarea optimizată a stărilor și până la determinarea ecuațiilor booleene prin utilizarea matricilor Karnaugh.

## 5.2.Evaluarea soluțiilor tehnice adoptate

Calitatea și stabilitatea circuitului final se datorează unor decizii de proiectare esențiale:

- **Utilizarea codului Gray** pentru alocarea stărilor ($S_1$ = 000, $S_2$ = 001, $S_3$ = 101 . . .) a dovedit o eficiență maximă. Modificarea unui singur bit în toate tranzițiile a simplificat masiv funcțiile logice de comandă și a eliminat riscul de hazard hardware.
- **Alegerea bistabilelor JK** a confirmat teoria conform căreia acestea oferă cea mai mare flexibilitate. Stările „Don't Care” (indiferente) generate de tabelele de excitație JK au permis crearea unor grupări mari în matricile Karnaugh, reducând considerabil numărul de porți ȘI (AND) necesare.
- **Arhitectura cu magistrale (bus)** implementată în simulator a condus la o schemă logică aerisită, modulară și foarte ușor de depanat, separând clar zona de memorie de rețeaua de calcul a ieșirilor $c_1$ și $c_2$.

## 5.3.Experiența în echipă

Dincolo de succesul tehnic, proiectul a fost un efort colectiv în care am învățat că trei minți văd mai bine decât una, mai ales când apar erori pe care nu le găsim în manuale. Nu a fost doar muncă de laborator, ci un exercițiu de comunicare unde ne-am completat reciproc atunci când unul dintre noi se bloca într-o schemă. Am realizat că ingineria se face mai bine în echipă, unde dezbaterea unei idei și munca brută de depanare transformă un simplu proiect într-o soluție funcțională de care suntem mândri.

# Bibliografie


1. Ursu Mircea Petru, *Electronică Digitală 2: Implementarea circuitelor secvențiale*, Suport de curs (Prezentarea ED2), Universitatea din Oradea, Facultatea de Inginerie Electrică și Tehnologia Informației, 2025-2026.
2. Ursu Mircea Petru, *Electronică Digitală 2: Circuite logice combinaționale*, Suport de curs (Prezentarea ED2), Universitatea din Oradea, Facultatea de Inginerie Electrică și Tehnologia Informației, 2025-2026.
3. Ursu Mircea Petru, *Electronică Digitală 2: Circuitele basculante*, Suport de curs (Prezentarea ED2), Universitatea din Oradea, Facultatea de Inginerie Electrică și Tehnologia Informației, 2025-2026.
4. Electronics Tutorials, The J-K Flip-Flop and Sequential Logic: https://www.electronics-tutorials.ws/sequential/seq_2.html
5. TutorialsPoint, Digital Circuits - Finite State Machines: https://www.tutorialspoint.com/digital-electronics/digital-electronics-finite-state-machines.htm
6. circuitverse.org